
Inhaltsverzeichnis                                                
------------------                                       
                                                                  
                                                                  
1.        Verwendung und Kurzcharakteristik              
                                                         
2.        Technische Daten und konstruktive Beschreibung 
2.1.      Technische Daten                               
2.2.      Bauelementebasis                               
2.3.      Konstruktive Beschreibung                      
2.4.      Anschlussbedingungen                           
                                                                  
3.        Funktionsbeschreibung                          

4.        Abgleich und Konfigurierung                    

5.        Schutzmassnahmen                               
.pa

1.        Verwendung und Kurzcharakteristik              
-------------------------------------------

Die PC-IO ist eine I/O-Erweiterungsbaugruppe fuer AT/XT-kompatible Rechner. 
Die Kart kan wahlweis mi eine direkte ode indirekte Steckverbinde 
bestckt werden.
Wird di Kart i eine ESER-P al Erweiterungseinhei verwendet mu di 
Kart mi eine Buchsenleist nac ESO-G 400 (DIΠ 41612 Baufor  
bestckt werden. Der noch vorhandene Kontaktkamm mu dann entfernt werden.
Di IO-Basis-Adress kan i Bereic vo 200H. 3ff wahlweis eingestell 
werden Dami ha jede Nutze di Mglichkei eine freie E/ Bereic i 
seine aktuelle Rechnerkonfiguratio z nutzen.
Di PC_U Kart wir i eine Erweiterungspositio de Systemeihei ode de 
Erweiterungseinhei (z.B externe Buserweiterungsgef eingesteckt 
Smtlich Systemsteuersignal un erforderliche Spannunge werde be  
ma 3 ( ma 3 be de Rechne Eà 1834 Kartenanschlupositione 
geliefert.
Di PC-I Kart stell ein digital Ein.-un Ausgabeschnittstell 
dar Di digitale Ein.- un Ausgng sin vo de brige Schaltun mittel 
Optokopple galvanisc getrennt Deshal kan dies Kart benutz werden u 
digital Prozekoppelsignal z verarbeiten Di max Spannun a de 
Eingnge betrg 3 V Di Eingangsschaltun is zustzlic vo negative 
Spannungsimpulse geschtzt Di digitale Ausgng sin Open-Kollektor-
Ausgng un arbeite nu mi eine ext Spannun vo 5֠ ode 24 
entsprechen der Bestckungsvariante.
Somi knne di digitale Ausgng auc mi eine ext Spannun vo 5   
arbeiten
                 


                                                         
2.        Technische Daten und konstruktive Beschreibung 
--------------------------------------------------------

2.1.      Technische Daten                               
--------------------------

- 1 galvanisc getrennt digital Eingnge
- 1 galvanisc getrennt digital Ausgnge
- Selektierun eine IO-Basisadress i Bereic vo 200H..3ffH j nac   
  Konfigurierun de Rechnersystes mglich
- nac eine Systemrese (RESDRV=1 werde all Ausgng (open-kollektor)
  stromlo (hochohmig) vorherige Informationsgehal geh nich verloren
- all 1 Ausgng knne durc da Sende eine Steuerbyte unabhngi vo   
  ihre Bitbelegun hochohmi geschalten werden mi de Freigab de 
  Ausgng   steh di alt Informatio wieder zu Verfgung

.pa

2.2      Bauelementebasi                               
--------------------------

Lfd.Nr   Stck  Benennun                             Bemerkungen
----------------------------------------------------------------------------
1          1     DL8121                                D1   
2          1     DS8286                                D3
3          3     DL541                                 D2,D8,D7      
4          1     DS8205                                D11
5          2     DS8282                                D4,D5
6          3     DL002                                 D9  
7          1     DL175                                 D6 
8          3     DL014                                 D10    
9         32     MB104                                 N1..N32
10        16     Schichtwiderstand 4,7k 5%             R10..R25 
11        16     Schichtwiderstand 1k  5%             R50..R65        
                 (bei Ueing.=5V) R 360 5%              
12        16     Schichtwiderstand 36 5%               R30..R45
13        16     Schichtwiderstand 82 5%               R66..R81
14        16     Schichtwiderstand 20k 5%              R82..R97
15        16     Schichtwiderstand  1k 5%              R98..R113
                 (wenn Uext.=5V dann 240 5%)
16        16     Lichtemitterdiode VQA 15              VD0..VD15           
17        16     Lichtemitterdiiode VQA 25             VD32..VD47
18        16     DIODE  SAY17 Bauform L 2/13           VD16..VD31
19        32     Transistor SC 237d/e                  VT0..VT31
20        16     Transistor SD 337a/b                  VT32..VT47
21         2     Verteilerleiste 372-26 (26-polig)     X2,X3
                 TGL 37912
22         1     nur bei Verwendung der Karte          X1 
                 im ESER-PC 1834
                 Buchsenleist nac ESO-G 400
                 (DIΠ 41612 Baufor  
23         3   	 DIL-Schalter 2-polig                  S1,...,S6
                 KSD 13010.012    
           1     KSD 13010.011 (nur, wenn I/O Adresse<200H)  
2  1    Abblock-à100n                       C1..C10
                                                       C11..C18 
25         5     Abblock-C                             C11..C15
                 Elyt-Kondensator 47/10V
                 stehend
25         1     Widerstandsnetzwerk 9x4,7k            R0..R8
                 oder 9 Widerstnde 4,7k 5%       
.pa
2.3.      Konstruktive Beschreibung                    
-----------------------------------

Di PCI wurd realisier au eine durchkontaktierte 2-Ebene Leiterkarte
Si kan entwede direk al ein Erweiterungseinhei i eine AT- ode XT-
kompatible Rechne verwende werde ode al externe Einhei i einer 
Buserweiterungseinheit.

2.4.      Anschlubedingungen                           
------------------------------

Di Prozesignalsind mi 2 Verteilerleistn  26-poli an di 
Eingnge der Karte PCIO angeschlossen.
All Eingng sin mi eine Optokopple vo de Prozesignale galvanisc 
getrennt U di Anzah de Anschlss z verringern wurde j  
Massesignal z eine zusammengefat 

IGND = Bezugsmasse der digitalen Eingnge
E    = Prozesignaleingang (pos. Eingangsspannung)

Signalbelegung der digitalen Eingaenge
--------------------------------------

Signal    Datenbit  Belegung
--------------------------------
E0        D0        X2/1
E1        D1        X2/2
E2        D2        X2/3
E3        D3        X2/4
IGND1               X2/9
IGND1               X2/10
E4        D4        X2/5
E5        D5        X2/6
E6        D6        X2/7
E7        D7        X2/8
IGND2               X2/11
IGND2               X2/12


E8        D2        X2/14
E9        D3        X2/15
E10       D4        X2/16
E11       D5        X2/17
IGND3               X2/22
IGND3               X2/23
E12       D6        X2/18
E13       D7        X2/19
E14       D0        X2/20
E15       D1        X2/21
IGND4               X2/24
IGND4               X2/25


D di digitale Ausgng Open-Kollektor-Ausgng sind werde 
pro Digitalausgang immer 3 Anschlsse bentigt.

Masse= Masse extern
+ՠ    extern Prozespannun (i Stcklist abhngige  
gekennzeichnet, 5V oder 24V)
OC   = ope Kollektorausgang (Prozesignalausgang)



Signalbelegung der digitalen Ausgaenge
--------------------------------------

Signal    Datenbit  Belegung
----------------------------

OC0       D0        X3/1
OC1       D1        X3/2
OC2       D2        X3/3
OC3       D3        X3/4
+U1                 X3/9
Masse1              X3/10
OC4       D4        X3/5
OC5       D5        X3/6
OC6       D6        X3/7
OC7       D7        X3/8
+U2                 X3/11
Masse2              X3/12
OC8       D0        X3/14
OC9       D1        X3/15
OC10      D2        X3/16
OC11      D3        X3/17
+U3                 X3/22
Masse3              X3/23
OC12      D4        X3/18
OC13      D5        X3/19
OC14      D6        X3/20
OC15      D7        X3/21
+U4                 X3/24
Masse4              X3/25

Anschlussbelegung fuer XT/AT-Rechner
8 - Bit - Slot bei PCs und ATs

Reihe B        Nr.        Reihe A
----------------------------------------
   Masse (GND)      1        I/O  /CHECK
RESET DRV        2        D7
+5 V             3        D6
IRQ2 AT:IRQ9!)   4        D5
-5 V             5        D4
DRQ2             6        D3
 -12V             7        D2
 reserviert       8        D1
 +12V             9        D0
 Masse           10        I/O CH RDY
 /MEMWR          11        AEN
 /MEMRD          12        A19
 /IOWR           13        A18
 /IORD           14        A17
 /DACK3          15        A16
 DRQ3            16        A15
 /DACK1          17        A14
 DRQ1            18        A13
 /DACKQ          19        A12
 CLOCK           20        A11
 IRQ7            21        A10
 IRQ6            22        A09
.pa
 IRQ5            23        A08
 IRQ4            24        A07
 IRQ3            25        A06
 /DACK2          26        A05
 T/C             27        A04
 ALE             28        A03
 +5 V            29        A02
 OSC             30        A01
 Masse           31        A00

                                                                     
3.        Funktionsbeschreibung                          
-------------------------------

Di PC-IO-Kart besitz 1 galvanisc getrennt digital Eingnge.
 Eingaeng sin imme z eine Byt zusammengefasst Di Eingaberegiste 
werde zustzlic mi de Signa /IOR verknpft u Konflikt au de 
interne Datenbu de PC-I z verhindern Di digitale Eingng belaste 
di angeschlossen Peripheri nu wenig Ander verhl e sic be de 
digitale Ausgngen Hie sin di Ausgng nac eine Rese hochohmi un 
msse ers durc ei spezielle Steuerwor mi  de I/O-Adress 
(Basisadr.+4)=0 aktivier werden.
Nac eine Rese empfiehl e sich  vo Aktiviere de Ausgangstreiber 
dies  mi  definierte Date z belege (Basisadr.+ un +3) d di 
Ausgaberegiste noc kein Informatione bekomme haben Nac eine erneute 
Rese bleib di alt Informatio gespeichert Dan is ei Schreibe au 
da Datenpor vo desse Aktivierun nich unbeding notwendig.
Di I/O-Selektierun erfolg mittel de Adrebit A3...A be aktive IOR 
ode IOWR Mi de 8-Bi Komparato DL812 wir ein Basisadress i Adre
bereic vo 200H...3FF selektiert A0...A diene al Adrebit f de 
Adredekode D 8205 Somi wir di I/O-Basisadress imme mi eine feste 
Offse vo  selektier (z.B.200,208,210,21 dez.).
Di digitale Eingng verarbeite eine Spannungsbereic vo 5V..24V.
Hierz sin Schutzmanahme eingebaut di ein berlastun de Optokopple 
vermeiden.
Di digitale Ausgng arbeite al Open-Kollektor-Ausgaeng un     arbeite 
nu mi eine externe Spannun vo 5֠ ode 24֠ (i Bestckungspla 
gekennzeichnet) Di digitale Ausgng sin nichtinvertierend Di Digitale 
Eingnge hingegen negieren ein anliegendes Prozesignal. 


4.        Abgleich und Konfigurierung                    
-------------------------------------

Funktion der IO-Basisadresse + Offset

Offset              Funktion
+0                  8 Bit I/O Leseoperation von digitalen Eingngen
+1                  8 Bit I/O      "         "     "         "
+2                  8 Bit I/O Schreiboperation auf dig. Ausgnge
+3                  8 Bit I/O      "           "    "        "
+4                  I/O Schreieben, Freigabe der dig. Ausgnge mit 03H.
                    (D0, D1 = 1)
     


Mi de DIL-Schalter S1,..,S mu di I/O-Basisadress eingestell werden.
Dies l sic i I/O-Bereic vo 200H...3FF i eine Abstan vo 8 
einstellen J nac de aktuelle Rechnerkonfiguratio msse dies I/O-
Adresse auerhal scho benutzte I/O-Adresse liegen S mu dan 
geschlosse werden wen ein I/O-Adress  200 (System-I/O notwendi ist.
5.        Schutzmassnahmen
--------------------------
- all digitale Eingng un Ausgng sin mi Optokopple galvanisc   
  getrennt
- nac eine Systemrese werde all Ausgng stromlos
- all Ausgng knne gesperr werden behalte ihr alt Information
- Eingangsschutzschaltun (Strombegrenzun durc di Optokoppler)
- Ausgnge sind kurzzeitig kurzschlufest
- Eingnge sind vor negativen Spannungsimpulsen geschtzt 

6. Aufbauhinweise
-----------------

Di Leiterplatt is optisc au evtl vorhanden Brcke ode Kurzschlss 
z kontrollieren.
U de Aufba z erleichtern kan di Kart modularti aufgebau werden 
Ma beginn mi de Bestckun de I D1-D1 un de DIL-Schalte S1..S7 
S nu dan bestcke wen de I/O- Adrebereic unterhal 200Ƞ benutz 
werden soll.(I/O- Adredekodierung)
Mi Hilf eine geeignete Adapterfassun (z.B Buchsenleist i Verbindun 
mi de Kontaktkamm kann ma di Stromaufnahm kontrollieren) Si dar 
nich wesentlic hhe al 50 m liegen Dan kontrollier ma de Datenbu 
be angeschlossene Rechner 
Di Kart dar nu be abgeschaltete Rechne gesteck werden Si dar 
nich zu Rechnerabstur fhren Fhr Sie dazu lieg bereit ei 
Fehle i de Adredekodierun (falsc eingestellt I/Ϡ Basisadresse 
eingestellt I/O-Adress is ein Systemadresse  ode ei Kurzschlu au 
de Steuer.-ode Datenbu vor Is da de Fal mu ma di Kart mi eine 
geeignete Adapte (mi LED-Anzeig de LOW-aktive Datenbusses DIL-Schal
te f di Adre.- un Datenbit un f di wichtigste Steuersignal 
(Reset IOWR IORD AEN testen.
Dami is ein seh gut statisch Prfun de Kart mglic bi hi zu 
Inbetriebnahme.
Lasse sic di eingebene Wert au de Datenbu richti i di 
Ausgaberegiste  abspeicher bzw vo de Eingaberegister richti lesen 
dan kan ma mi de Bestckun fortfahren Da schlie di Bestckun de 
Optokopple un de daz notwendige Transistore un Widerstnd ein.
Di Transistore SĠ 33 msse geboge werden u di max Bauhh 
de Kart (run 13mm nich z berschreiten.
Den anliegende logische Pege a de Ausgabebaugruppe kan ma ohn 
extern堠 Spannun a de LED' kontrollieren De digital堠 Ausgan 
funktionier nu mi eine externe Betriebsspannun di entwede rund 24 
ode 5֠ betrg (abhngi vo de Bestckungsvariante) 
Ers nac eine Kontroll de Ausgng mi eine externe Spannun is di 
vollstndige Funktion des digitalen Ausganges gewhrleistet.
Di digitale Eingng knne nu durc Anlege eine externe Spannun 
vollstndi berprf werden Dies mu mindesten  10 betragen u de 
Hig Pege de Prozeeingangsspannun z simulieren De Low-Pege lieg i 
einem Bereich von rund 0V bis 5V.(abhngig vom Optokoppler)
F de Anschlu de Prozeperepheri sin zwe Verteilerleiste (TG 372-2 
) vorgesehen, je eine fr 16 digitale Eingnge und 16 digitale Ausgnge.
D di Verteilerleist noc Reserve hinsichtlic de angeschlossene 
Signal besitz, wurde einig Signal a mehrere Anschlusspositione zu 
Verfuegung gestellt.
Di Adaptierun de PC-I a di Prozesignal-Schnittstell erfolg uebe  
26-polig Verteilerleisten De Anschlu erfolg uebe spezielle 1-adrige 
Traegerkabel (26-polig). 


